R&D FPGA Engineer, Barcelona
Entre 39000 Euros y 54000 Euros Bruto/año
Page Personnel
Barcelona, Barcelona,
hace 24 días
... verificación para cores HDL en Python y VHDL Verilog. Implementar y ... VCS. Conocimientos en C y Python. Nuestro cliente es una empresa ... cada Q. Formaciones. VHDL,Verilog,Python ,FPGA,C 3 anos VHDL, ...
www.tecnoempleo.com