Ingeniero/a de Diseño ASIC, hibrido
Sin Especificar
GMV
Madrid, Madrid,
hace 16 días
... clocks y resets). - Participar en verificación funcional, simulación y depuración del ... internos, integración de IPs y verificación funcional, así como experiencia previa ... power, UPF, floorplanning o backend verificación con SystemVerilog, UVM, assertions o ...
www.tecnoempleo.com