Ingeniero/a de Diseño ASIC, hibrido
Sin Especificar
GMV
Madrid, Madrid,
hace 18 días
... . - Desarrollar y adaptar bloques RTL (VHDL Verilog SystemVerilog). - Analizar y optimizar ... . Xilinx, MPSoC, FPGA, ASIC, RTL, VHDL, Verilog, 2 anos Xilinx, MPSoC, ...
www.tecnoempleo.com