Ingeniero/a de Diseño ASIC, hibrido
Sin Especificar
GMV
Madrid, Madrid,
hace un día
... SystemVerilog). - Analizar y optimizar interfaces internas (buses, memorias, sincronización, clocks y resets). - Participar en verificación funcional, simulación y depuración del diseño. - Contribuir al flujo ASIC: síntesis, análisis temporal, ...
www.tecnoempleo.com