Ingeniero/a de Diseño ASIC, hibrido
Sin Especificar
GMV
Madrid, Madrid,
hace 17 días
... SystemVerilog). - Analizar y optimizar interfaces internas (buses, memorias, sincronización, clocks y ... FPGA, SoC o MPSoC, buses internos, integración de IPs y verificación ...
www.tecnoempleo.com