R&D FPGA Engineer, Barcelona
Entre 39000 Euros y 54000 Euros Bruto/año
Page Personnel
Barcelona, Barcelona,
hace 27 días
... cores HDL en Python y VHDL Verilog. Implementar y corregir proyectos ... de inglés avanzado. Experiencia en VHDL Verilog SystemVerilog. Experiencia con AXI ... team building cada Q. Formaciones. VHDL,Verilog,Python ,FPGA,C 3 ...
www.tecnoempleo.com